PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-074974

(43)Date of publication of application: 15.03.2002

(51)Int.CI.

G11C 16/06

(21)Application number: 2000-267861

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:


05.09.2000

(72)Inventor: YAMAHIRA SEIJI

(54) BOOSTED VOLTAGE CONTROL CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a boosted voltage control circuit in which wasteful current consumption can be prevented and the rewriting time of data for a memory cell can be shortened. SOLUTION: With the electric charge generated by a boosting circuit 51, a capacitor 12 is charged during a setup time and the charge is accumulated, when NTRG is made 'L', a memory cell 54 is charged utilizing electric charges generated by the boosting circuit 51 and electric charges charged in the capacitor 12, also, after the capacitor 12 discharges electric charges, a transistor 11 is turned off by a timing control circuit 13.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

This Page Blank (uspto)

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-74974 (P2002-74974A)

(43)公開日 平成14年3月15日(2002.3.15)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

G11C 16/06

G11C 17/00

632A 5B025

審査請求 未請求 請求項の数4 OL (全 8 頁)

(21)出願番号

特願2000-267861(P2000-267861)

(22)出願日

平成12年9月5日(2000.9.5)

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 山平 征二

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 100068087

弁理士 森本 義弘


Fターム(参考) 5B025 AD10 AE05 AE06

(54) 【発明の名称】 昇圧電圧制御回路

(57)【要約】

【課題】 無駄な消費電流をなくすことができるとともに、メモリセルに対するデータの書き換え時間を短縮することができる昇圧電圧制御回路を提供する。

【解決手段】 セットアップ時間中は昇圧回路51が生成した電荷をコンデンサ12に充電して蓄積するとともに、NTRGが"L"になった時は、昇圧回路51が生成した電荷とコンデンサ12に充電された電荷を利用してメモリセル54を充電し、更に、コンデンサ12が電荷を放電した後に、タイミング制御回路13によってトランジスタ11をオフする。



30

【特許請求の範囲】

【請求項1】 電源電圧を昇圧して前記電源電圧以上の 昇圧電圧を生成する昇圧回路を有し、前記昇圧回路から の昇圧電圧のメモリセルへの印加を制御する昇圧電圧制 御回路において、前記メモリセルに対して、前記昇圧回 路によって生成された昇圧電圧と前記電源電圧とを切換 えて印加することにより、データの書込みおよび消去を 制御する書込み/消去制御回路と、前記昇圧回路と書込 み/消去制御回路との接続点に第1の端子が接続された トランジスタと、前記書込み/消去制御回路による前記 メモリセルへの印加電圧の切換えタイミングに対応させ て、前記トランジスタに対し、そのゲートへの信号印加 によるオン・オフ動作のタイミングを制御するタイミン グ制御回路と、前記トランジスタの第2の端子に接続さ れ、前記タイミング制御回路により前記トランジスタが オンである時に、前記昇圧回路と書込み/消去制御回路 との接続点における電荷を充放電するコンデンサとを備 えた昇圧電圧制御回路。

1

【請求項2】 タイミング制御回路によりトランジスタ がオンであり、書込み/消去制御回路によりメモリセル へ昇圧回路からの昇圧電圧を印加するタイミングで、コ ンデンサの前記トランジスタとの接続端とは反対側の端 子を通じて、前記コンデンサの充電電荷をブーストする ブースト回路を備えた請求項1に記載の昇圧電圧制御回 路。

【請求項3】 電源電圧を昇圧して前記電源電圧以上の 昇圧電圧を生成する昇圧回路を有し、前記昇圧回路から の昇圧電圧のメモリセルへの印加を制御する昇圧電圧制 御回路において、前記メモリセルに対して、前記昇圧回 路によって生成された昇圧電圧と前記電源電圧とを切換 えて印加することにより、データの書込みおよび消去を 制御する書込み/消去制御回路と、前記昇圧回路と書込 み/消去制御回路との接続点に第1の端子が接続された トランジスタと、前記トランジスタの第2の端子に接続 されたコンデンサと、前記書込み/消去制御回路による 前記メモリセルへの印加電圧の切換えタイミングに対応 させて、前記コンデンサと前記書込み/消去制御回路の 各電圧レベルを比較し、その比較結果に応じて、前記ト ランジスタに対し、そのゲートへの信号印加によるオン ・オフ動作のタイミングを制御する電圧比較回路とを備 え、前記コンデンサを、前記電圧比較回路により前記ト ランジスタがオンである時に、前記トランジスタを介し て前記昇圧回路と書込み/消去制御回路との接続点にお ける電荷を充放電するように、前記トランジスタに接続 した昇圧電圧制御回路。

【請求項4】 電圧比較回路によりトランジスタがオン であり、書込み/消去制御回路によりメモリセルへ昇圧 回路からの昇圧電圧を印加するタイミングで、コンデン サの前記トランジスタとの接続端とは反対側の端子を通 じて、前記コンデンサの充電電荷をブーストするブース ト回路を備えた請求項3に記載の昇圧電圧制御回路。

2

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、昇圧回路によって 生成された昇圧電圧のメモリセルへの印加を制御する昇 圧電圧制御回路に関するものである。

[0002]

【従来の技術】近年、コンピュータ応用機器における情 報データの記録媒体として広く利用されており、電気的 10 にデータが書換え可能な記録媒体の一種であるフラッシ ュメモリでは、そのデータ書換えには機器本体を稼動さ せるための電源電圧より高い電圧を必要とし、単一電源 でデータ書換えを行うための高い電圧を発生する昇圧回 路が用いられる。

【0003】このような昇圧回路は高い電圧を発生でき るが、一方で電流供給能力が低く、そのため、フラッシ ュメモリを構成するメモリセルに効率的に電荷を供給す るための昇圧電圧制御回路が必要である。

【0004】以上のような従来の昇圧電圧制御回路につ 20 いて、図面を参照しながら以下に説明する。図5 (a) は従来の昇圧電圧制御回路を含む電源系回路の構成を示 すブロック図である。図5 (a) において、51は電源 電圧以上の電圧を生成する昇圧回路、52はメモリセル アレイ55に対して昇圧回路51によって生成された昇 圧電圧と電源電圧とを切換えて供給する書込み/消去制 御回路、53は昇圧回路51からの昇圧電圧をクランプ するクランプダイオード、54はデータを記憶するメモ リセル、55は複数のメモリセル54をマトリックス状 に接続した構成から成るメモリセルアレイ、56はメモ リセル54のワード線(WL)を選択する行デコーダ、 57はメモリセル54のビット線(BL)を選択する列 デコーダ、58はメモリセル54のソース線 (SL)を 選択するソース制御回路、59は昇圧回路51の出力端 子である。

【0005】従来の昇圧電圧制御回路は、図5(a)に 示すように、昇圧回路51と、昇圧回路51に接続され た書込み/消去制御回路52と、クランプダイオード5 3より構成されている。

【0006】以上のように構成された昇圧電圧制御回路 40 について、その動作を図5(b)を用いて以下に説明す る。図5(b)は図5(a)の昇圧電圧制御回路におけ る動作を示すタイムチャートである。

【0007】まず、MODE信号がデータ書換えモード にセットされる。それによって、昇圧回路51が駆動 し、昇圧回路51の出力端子59の電圧VPPが上昇す る。VPPがクランプダイオード53の耐圧電圧VPP SETより上昇した場合、クランプダイオード53に電 流が流れ、VPPをVPPSETに維持する。

【0008】次に、NTRG信号が"L"となると、メ 50 モリセル54にVPPあるいはVPPより降圧した電圧 3

(VPPL)が印加される。データ書込み時は、VPPが書込み/消去制御回路52から行デコーダ56を介してWLへ印加され、VPPLが列デコーダ57を介してBLへ印加される。

【0009】また、データ消去時は、VPPが書込み/ 消去制御回路52からソース制御回路58を介してSL へ印加される。メモリセルの各端子にVPPを印加する ことで、データの書換えが実行される。

[0010]

【発明が解決しようとする課題】しかしながら上記のような従来の昇圧電圧制御回路では、MODE信号がデータ書換えモードにセットされてから、NTRG信号が "L"になるまでの時間(セットアップ時間)に、VPPがVPPSETを上回るためにクランプダイオード53を介してグランド側に電流が流れ出し、無駄な消費電流が発生するという問題点を有していた。

【0011】また、NTRG信号が"L"となってメモリセル54にVPPを印加する時、メモリセル54のゲート容量あるいは拡散容量に急激に電荷が移動するため、一時的にVPPが低下する(ΔVPP)。そのため、再びVPPをVPPSETまで昇圧する時間が必要となり、メモリセル54に所望のVPPあるいはVPPLを印加する時間が遅れ、これによって、データの書換え時間が長くなるという問題点も有していた。

【0012】本発明は、上記従来の問題点を解決するもので、クランプダイオードに流れる電流を削減して、無駄な消費電流をなくすことができるとともに、一時的に生じるVPPの低下を抑制して、データの曹換え時間を短縮することができる昇圧電圧制御回路を提供する。

[0013]

【課題を解決するための手段】上記の課題を解決するた めに本発明の昇圧電圧制御回路は、電源電圧を昇圧して 前記電源電圧以上の昇圧電圧を生成する昇圧回路を有 し、前記昇圧回路からの昇圧電圧のメモリセルへの印加 を制御する昇圧電圧制御回路において、前記メモリセル に対して、前記昇圧回路によって生成された昇圧電圧と 前記電源電圧とを切換えて印加することにより、データ の書込みおよび消去を制御する書込み/消去制御回路 と、前記昇圧回路と書込み/消去制御回路との接続点に 第1の端子が接続されたトランジスタと、前記書込み/ 消去制御回路による前記メモリセルへの印加電圧の切換 えタイミングに対応させて、前記トランジスタに対し、 そのゲートへの信号印加によるオン・オフ動作のタイミ ングを制御するタイミング制御回路と、前記トランジス タの第2の端子に接続され、前記タイミング制御回路に より前記トランジスタがオンである時に、前記昇圧回路 と書込み/消去制御回路との接続点における電荷を充放 電するコンデンサとを備えた構成としたことを特徴とす る。

【0014】以上により、セットアップ時間中は昇圧回 50 電圧を昇圧して前記電源電圧以上の昇圧電圧を生成する

路が生成した電荷をコンデンサに充電して蓄積するとともに、NTRGが"L"になった時は、昇圧回路が生成した電荷とコンデンサに充電された電荷を利用してメモリセルを充電し、更に、コンデンサが電荷を放電した後に、タイミング制御回路によってトランジスタをオフす

4

ることができる。

[0015]

【発明の実施の形態】本発明の請求項1記載の昇圧電圧 制御回路は、電源電圧を昇圧して前記電源電圧以上の昇 10 圧電圧を生成する昇圧回路を有し、前記昇圧回路からの 昇圧電圧のメモリセルへの印加を制御する昇圧電圧制御 回路において、前記メモリセルに対して、前記昇圧回路 によって生成された昇圧電圧と前記電源電圧とを切換え て印加することにより、データの書込みおよび消去を制 御する書込み/消去制御回路と、前記昇圧回路と書込み /消去制御回路との接続点に第1の端子が接続されたト ランジスタと、前記書込み/消去制御回路による前記メ モリセルへの印加電圧の切換えタイミングに対応させ て、前記トランジスタに対し、そのゲートへの信号印加 20 によるオン・オフ動作のタイミングを制御するタイミン グ制御回路と、前記トランジスタの第2の端子に接続さ れ、前記タイミング制御回路により前記トランジスタが オンである時に、前記昇圧回路と書込み/消去制御回路 との接続点における電荷を充放電するコンデンサとを備 えた構成とする。

【0016】この構成によると、セットアップ時間中は 昇圧回路が生成した電荷をコンデンサに充電して蓄積す るとともに、NTRGが"L"になった時は、昇圧回路 が生成した電荷とコンデンサに充電された電荷を利用し 30 てメモリセルを充電することにより、メモリセルのデー 夕書換え時に必要な設定電圧VPPSETを更に短い時間で供給し、更に、コンデンサが電荷を放電した後に、 タイミング制御回路によってトランジスタをオフする。

【0017】請求項2記載の昇圧電圧制御回路は、請求項1に記載のタイミング制御回路によりトランジスタがオンであり、書込み/消去制御回路によりメモリセルへ昇圧回路からの昇圧電圧を印加するタイミングで、コンデンサの前記トランジスタとの接続端とは反対側の端子を通じて、前記コンデンサの充電電荷をブーストするブースト回路を備えた構成とする。

【0018】この構成によると、セットアップ時間中は 昇圧回路が生成した電荷をコンデンサに充電して蓄積す るとともに、NTRGが"L"になった時は、昇圧回路 が生成した電荷に加えて、プースト回路によってプース トされたコンデンサの充電電荷を、メモリセルに供給し て充電することにより、メモリセルのデータ書換え時に 必要な設定電圧VPPSETを更に短い時間で供給す

【0019】請求項3記載の昇圧電圧制御回路は、電源電圧を見圧して前記録源電圧以上の見圧電圧を失せせる

昇圧回路を有し、前記昇圧回路からの昇圧電圧のメモリ セルへの印加を制御する昇圧電圧制御回路において、前 記メモリセルに対して、前記昇圧回路によって生成され た昇圧電圧と前記電源電圧とを切換えて印加することに より、データの書込みおよび消去を制御する書込み/消 去制御回路と、前記昇圧回路と書込み/消去制御回路と の接続点に第1の端子が接続されたトランジスタと、前 記トランジスタの第2の端子に接続されたコンデンサ と、前記書込み/消去制御回路による前記メモリセルへ の印加電圧の切換えタイミングに対応させて、前記コン デンサと前記書込み/消去制御回路の各電圧レベルを比 較し、その比較結果に応じて、前記トランジスタに対 し、そのゲートへの信号印加によるオン・オフ動作のタ イミングを制御する電圧比較回路とを備え、前記コンデ ンサを、前記電圧比較回路により前記トランジスタがオ ンである時に、前記トランジスタを介して前記昇圧回路 と書込み/消去制御回路との接続点における電荷を充放 電するように、前記トランジスタに接続した構成とす る。

【0020】この構成によると、セットアップ時間中に 昇圧回路によって生成された電荷をコンデンサに蓄積す るとともに、コンデンサとメモリセルの電圧レベルを比 較してコンデンサの電荷の充放電を制御しているため、 コンデンサが容量負荷とならない限界まで、コンデンサ からメモリセルへ電荷を供給し、さらに、データの書換 え対象となるメモリセル数に応じて、適切な電荷量をメ モリセルに供給する。

【0021】請求項4記載の昇圧電圧制御回路は、請求項3に記載の電圧比較回路によりトランジスタがオンであり、書込み/消去制御回路によりメモリセルへ昇圧回路からの昇圧電圧を印加するタイミングで、コンデンサの前記トランジスタとの接続端とは反対側の端子を通じて、前記コンデンサの充電電荷をブーストするブースト回路を備えた構成とする。

【0022】この構成によると、セットアップ時間中は 昇圧回路が生成した電荷をコンデンサに充電して蓄積す るとともに、NTRGが"L"になった時は、昇圧回路 が生成した電荷に加えて、ブースト回路によってブース トされたコンデンサの充電電荷を、メモリセルに供給し て充電することにより、メモリセルのデータ書換え時に 必要な設定電圧VPPSETを更に短い時間で供給す る。

【0023】以下、本発明の実施の形態を示す昇圧電圧 制御回路について、図面を参照しながら具体的に説明す る。

(実施の形態1)本発明の実施の形態1の昇圧電圧制御 回路を説明する。

【0024】図1は本実施の形態1の昇圧電圧制御回路 の構成を示すブロック図である。図1において、12は データの書換え前に昇圧回路51で発生した電荷を充電 50 し、データの書換え時にメモリセル54へ電荷を供給するコンデンサ、11は昇圧回路51とコンデンサ12間に配置されたトランジスタ、13はトランジスタ11のオン・オフの動作タイミングを制御するタイミング制御回路、14はコンデンサ12をブーストするブースト回路、15はコンデンサ12の第1のノード、16はタイミング制御回路の出力端子である。

6

【0025】なお、51は昇圧回路、52は書込み/消去制御回路、53はクランプダイオード、54はメモリ10 セル、55はメモリセルアレイ、56は行デコーダ、57は列デコーダ、58はソース制御回路、59は昇圧回路51の出力端子であり、これらは図5(a)に示す従来例の構成と同じである。

【0026】本実施の形態1の昇圧電圧制御回路は、図1に示すように、昇圧回路51と、トランジスタ11と、コンデンサ12と、タイミング制御回路13と、ブースト回路14と、書込み/消去制御回路52と、クランプダイオード53とにより構成される。

【0027】以上のように構成された昇圧電圧制御回路 20 について、その動作を以下に説明する。図2は図1の昇 圧電圧制御回路における動作を示すタイムチャートであ る。

【0028】まず、MODE信号が、データ書換えモードにセットされる。それによって、昇圧回路51が駆動し始め、昇圧回路51の出力端子59の電圧レベルVPPが上昇する。この時点では、書込み/消去制御回路52は電源電圧を出力しているため、VPPに対して非導通状態であり、一方、タイミング制御回路13の出力電圧Vswが"H"であるため、トランジスタ11はオンしている。

【0029】したがって、昇圧回路51が生成した電荷は、トランジスタ11を介してコンデンサ12に充電され、ノード15の電圧Vchが上昇する。VPPがクランプダイオード53の耐圧電圧レベル(VPPSET)より上昇した時、クランプダイオード53にグランド側への電流が流れ始め、VPPはVPPSETとなり一定電圧を維持する。

【0030】次に、NTRG信号が"H"から"L"に変わり、これによって、書込み/消去制御回路52がV40 PPに対して導通状態になり、更にデータ書込み時には、行デコーダ56および列デコーダ57によって電圧を印加するメモリセル54が選択される。また、データ消去時には、ソース制御回路58によって電圧を印加するメモリセル54が選択される。また同時に、ブースト回路の出力電圧Vboostがコンデンサ12に印加され、ノード15の電圧VchがVPPSETから更に上昇する。

【0031】選択されたメモリセル54には、昇圧回路 51が生成した電圧VPPに加えて、ブーストされたコ ンデンサの電圧Vchが印加される。これによって、N

TRG信号が"L"になった時に生じるVPPの一時的 な低下を、従来の AVPP 2から AVPP 1 に留まるよ うに抑制することができる。

【0032】次に、コンデンサ12がメモリセル54に 電荷を供給した後、タイミング制御回路13の出力電圧 Vswが"H"から"L"へ変わり、これによって、V chがVPPSETより低下したコンデンサ12をノー ド59から切り離し、昇圧回路51の容量負荷となるこ

【0033】以上により、クランプダイオードに流れる 電流を削減して、無駄な消費電流をなくすことができる とともに、コンデンサが昇圧回路の容量負荷となること を防ぎ、一時的に生じるVPPの低下を抑制して、デー タの書換え時間を短縮することができる。

(実施の形態2) 本発明の実施の形態2の昇圧電圧制御 回路を説明する。

【0034】図3は本実施の形態2の昇圧電圧制御回路 の構成を示すブロック図である。図3において、21は コンデンサ12の電圧レベルとメモリセル54のワード ンジスタ11のオン・オフ動作を制御する電圧比較回 路、22は電圧比較回路21の出力端子、23は行デコ ーダ56の入力端子である。

【0035】なお、11はトランジスタ、12はコンデ ンサ、14はブースト回路で、15はトランジスタ11 に接続されたコンデンサ12のノードで、これらは実施 の形態1の構成と同じである。

【0036】また、51は昇圧回路、52は書込み/消 去制御回路、53はクランプダイオード、54はメモリ セル、55はメモリセルアレイ、56は行デコーダ、5 7は列デコーダ、58はソース制御回路、59は昇圧回 路51の出力端子であり、これらは従来例の構成と同じ である。

【0037】本実施の形態2の昇圧電圧制御回路は、図 3に示すように、昇圧回路51と、トランジスタ11 と、コンデンサ12と、電圧比較回路21と、ブースト 回路14と、書込み/消去制御回路52と、クランプダ イオード53とにより構成される。

【0038】以上のように構成された昇圧電圧制御回路 について、その動作を以下に説明する。図4は図3の昇 40 圧電圧制御回路における動作を示すタイムチャートであ る。

【0039】まず、MODE信号が、データ書換えモー ドにセットされる。それによって、昇圧回路51が駆動 し始め、昇圧回路51の出力端子59の電圧レベルVP Pが上昇する。この時点では、書込み/消去制御回路5 2は電源電圧を出力しているため、VPPに対して非導 通状態であり、一方、電圧比較回路21の出力電圧Vs wが"H"であるため、トランジスタ11はオンしてい る。

8

【0040】したがって、昇圧回路51が生成した電荷 は、トランジスタ11を介してコンデンサ12に充電さ れ、ノード15の電圧Vchが上昇する。 VPPがクラ ンプダイオード53の耐圧電圧レベル (VPPSET) より上昇した時、クランプダイオード53にグランド側 への電流が流れ始め、VPPはVPPSETとなり一定 電圧を維持する。

【0041】次に、NTRG信号が"H"から"L"に 変わる。これによって、書込み/消去制御回路52がV 10 PPに対して導通状態になり、更にデータ書込み時には 行デコーダ56および列デコーダ57によって電圧を印 加するメモリセル54が選択される。また、データ消去 時にはソース制御回路58によって電圧を印加するメモ リセル54が選択される。

【0042】また同時に、ブースト回路14の出力電圧 Vboostがコンデンサ12に印加され、ノード15 の電圧VchがVPPSETから更に上昇する。選択さ れたメモリセル54には、昇圧回路51が生成した電圧 VPPに加えて、ブースト回路14によってブーストさ 線(WL)に印加される電圧レベルとを比較して、トラ 20 れたコンデンサ12の電圧Vchが印加される。これに よって、NTRG信号が"L"になった時に生じるVP Pの一時的な低下を、従来のようなΔVPP2からΔV PP1に留まるように抑制することができる。

> 【0043】次に、電圧比較回路21による比較結果 が、ノード15の電圧Vchとノード23の電圧Vme mが同じ電圧レベルVeqになった時、ノード22の電 圧Vswが"H"から"L"へ変わり、トランジスタ1 1がオフとなる。これによって、コンデンサ12をノー ド59から切り離し、コンデンサ12が昇圧回路51の 30 容量負荷となることを防ぐことができる。

【0044】以上により、クランプダイオードに流れる 電流を削減して、無駄な消費電流をなくすことができる とともに、コンデンサが昇圧回路の容量負荷となること を防ぎ、一時的に生じるVPPの低下を抑制して、デー タの書換え時間を短縮することができる。

[0045]

【発明の効果】以上のように請求項1記載の発明によれ ば、セットアップ時間中は昇圧回路が生成した電荷をコ ンデンサに充電して蓄積するとともに、NTRGが

"L"になった時は、昇圧回路が生成した電荷とコンデ ンサに充電された電荷を利用してメモリセルを充電する ことにより、メモリセルのデータ書換え時に必要な設定 電圧VPPSETを更に短い時間で供給し、更に、コン デンサが電荷を放電した後に、タイミング制御回路によ ってトランジスタをオフすることができる。

【0046】そのため、クランプダイオードに流れる電 流を削減して、無駄な消費電流をなくすことができると ともに、コンデンサが昇圧回路の容量負荷となることを 防ぎ、一時的に生じるVPPの低下を抑制して、データ 50 の書換え時間を短縮することができる。

【0047】また、請求項2記載の発明によれば、セッ トアップ時間中は昇圧回路が生成した電荷をコンデンサ に充電して蓄積するとともに、NTRGが "L"になっ た時は、昇圧回路が生成した電荷に加えて、ブースト回 路によってブーストされたコンデンサの充電電荷を、メ モリセルに供給して充電することにより、メモリセルの データ書換え時に必要な設定電圧VPPSETを更に短 い時間で供給することができる。

9

【0048】そのため、クランプダイオードに流れる電 流を削減して、無駄な消費電流をなくすことができると ともに、コンデンサが昇圧回路の容量負荷となることを 防ぎ、一時的に生じるVPPの低下を抑制して、データ の書換え時間を短縮することができる。

【0049】また、請求項3記載の発明によれば、セッ トアップ時間中に昇圧回路によって生成された電荷をコ ンデンサに蓄積することができる。そのため、クランプ ダイオードに流れる電流を削減して、無駄な消費電流を なくすことができる。

【0050】それに加えて、コンデンサとメモリセルの 電圧レベルを比較してコンデンサの電荷の充放電を制御 20 図およびその動作を示すタイムチャート しているため、コンデンサが容量負荷とならない限界ま で、コンデンサからメモリセルへ電荷を供給することが できる。そのため、コンデンサが昇圧回路の容量負荷と なることを防ぎ、一時的に生じるVPPの低下を抑制す ることができる。

【0051】さらに、データの書換え対象となるメモリ セル数に応じて、適切な電荷量をメモリセルに供給する ことができる。そのため、昇圧回路で生成された電荷を 更に有効利用することができるとともに、メモリセルの 負荷容量にあわせて適切な電荷量を供給できる。これ は、負荷容量が大きい場合は、コンデンサから供給され る電荷量も多くなることを意味する。その結果、データ の書換えに必要な電圧を印加するための時間のバラツキ を抑える役割をすることができ、また、データの書換え 時間も短縮することができる。

【0052】また、請求項4記載の発明によれば、セッ トアップ時間中は昇圧回路が生成した電荷をコンデンサ に充電して蓄積するとともに、NTRGが "L" になっ た時は、昇圧回路が生成した電荷に加えて、ブースト回 路によってブーストされたコンデンサの充電電荷を、メ モリセルに供給して充電することにより、メモリセルの データ書換え時に必要な設定電圧VPPSETを更に短 い時間で供給することができる。

10

【0053】そのため、クランプダイオードに流れる電 流を削減して、無駄な消費電流をなくすことができると ともに、コンデンサが昇圧回路の容量負荷となることを 防ぎ、一時的に生じるVPPの低下を抑制して、データ の書換え時間を短縮することができる。

10 【図面の簡単な説明】

【図1】本発明の実施の形態1の昇圧電圧制御回路の構 成を示すブロック図

【図2】同実施の形態1の昇圧電圧制御回路における動 作を示すタイムチャート


【図3】本発明の実施の形態2の昇圧電圧制御回路の構 成を示すブロック図


【図4】同実施の形態2の昇圧電圧制御回路における動 作を示すタイムチャート


【図5】従来の昇圧電圧制御回路の構成を示すブロック

【符号の説明】

- トランジスタ 11
- 12 コンデンサ
- 13 タイミング制御回路
- ブースト回路 14
- 15 コンデンサの第1のノード
- 16 タイミング制御回路の出力端子
- 2 1 電圧比較回路
- 22 電圧比較回路の出力端子
- *30* 23 書込み/消去制御回路の出力端子
 - 5 1 昇圧回路
 - 5 2 書込み/消去制御回路
 - 53 クランプダイオード
 - 54 メモリセル
 - メモリセルアレイ 5.5
 - 行デコーダ 56
 - 5 7 列デコーダ
 - 58 ソース制御回路
 - 5.9 昇圧回路の出力端子







【図3】

